分时缓冲器存取系统及存储器控制器的制造方法

　　【专利摘要】一种分时缓冲器存取系统，用于在多个主装置之间管理缓冲器。多个缓冲处理单元分别耦接至这些主装置，且每一缓冲处理单元的第一端将信息独立传送到相应主装置或从相应主装置传送信息。缓冲开关耦接至缓冲处理单元的第二端。时段控制器定义时段，缓冲开关在定义的时段内选择这些缓冲处理单元其中一个，使得信息仅在被选择的缓冲处理单元与缓冲器之间传送。

　　[0002]信息缓冲器(简称缓冲器)普遍使用在电子装置中，在将信息从一个地方移至另一个地方之前，缓冲器可用以暂存信息。以快闪存储器控制器为例，可使用静态随机存取存储器(SRAM)作为缓冲器，其可被主装置(master device)(例如主机或/且快闪存储器)所存取。当主机与快闪存储器在同一时间要存取缓冲器时，会造成冲突。一般以优先顺序规则来解决冲突问题。也即，各主装置被指定不同的优先顺序，因而具较低优先顺序的主装置必须等待具较高优先顺序的主装置完成工作并释放存取权。因此，在传统快闪存储器控制中，主装置存取缓冲器的整体效能无法提高。

　　[0005]一种分时缓冲器存取系统，用于在多个主装置之间管理缓冲器，该分时缓冲器存取系统包括:多个缓冲处理单元，该多个缓冲处理单元分别耦接到所述主装置，每一所述缓冲处理单元的第一端用以将信息独立传送到相应所述主装置或从相应所述主装置传送信息；缓冲开关，该缓冲开关耦接到所述缓冲处理单元的第二端；以及时段控制器，该时段控制器用以定义时段，所述缓冲开关在所述定义的时段内选择所述缓冲处理单元的其中一个，使得信息仅在被选择的所述缓冲处理单元与所述缓冲器之间传送。

　　[0006]一种存储器控制器，包括:前端装置，该前端装置用以与主机进行通信；后端装置，该后端装置用以与非易失性存储器进行通信；中央处理单元；缓冲器，所述前端装置、所述后端装置以及所述中央处理单元可存取该缓冲器；以及分时缓冲器存取系统，该分时缓冲器存取系统用以同时将信息传送到所述前端装置、所述后端装置以及所述中央处理单元，或者从所述前端装置、所述后端装置以及所述中央处理单元传送信息；并且将专用时段分别分配给所述前端装置、所述后端装置以及所述中央处理单元，以将信息在所述分时缓冲器存取系统与所述缓冲器之间传送。

　　[0036]图1示出本发明实施例的分时(time-sharing)缓冲器存取系统10的方块图，用于在多个主装置14_1、14_2..?以及14_N (或整体标识为14)之间管理缓冲器(或存储器)12。本实施例的缓冲器12可为静态随机存取存储器(SRAM)，但不限定于此。根据本实施例的特征之一，分时缓冲存取系统(或简称为“系统”)10可同时将信息传送到这些主装置14或从这些主装置14传送信息，并依序分配时段(time slot)给这些主装置14。由此，在每一时间周期内，分配一或多个专用时段给每一主装置(14_1、14_2…及14_N)。在分配的时段内，仅相应的主装置(14_1、14_2..?或14_N)可以将信息传送到系统10与缓冲器12之间。如前所述，若有需要的线进行通信。与传统系统不同的是，在本实施例中，没有任何一个主装置(14_1、14_2…或14_N)需要等待其他主装置完成工作或释放其存取权。因此，该些主装置14存取缓冲器12的整体效能即可大大提升。

　　[0037]图2示出图1所示架构的实施例。在本实施例中，分时缓冲存取系统(或简称为“系统”)10耦接到三个主装置:前端(FE)装置14_A、后端(BE)装置14_B&中央处理单元(CPU)14_C。系统10、缓冲器12、前端装置14_A、后端装置14_B&中央处理单元14_C共同形成存储器控制器100，用以管理主机16 (例如电脑)与非易失性存储器18 (例如快闪存储器)之间的信息流。

　　[0038]在本实施例中，前端装置14_A作为主机16与系统10之间的界面，用以与主机16进行通信。后端装置14_B作为非易失性存储器18与系统10之间的界面，用以与非易失性存储器18进行通信。

　　[0039]在一实例中，每一时间周期被分为三个时段，其中第一时段分配给前端装置14_A，第二时段分配给后端装置14_B，且第三时段分配给中央处理单元14_C。由此，在第一时段内，仅前端装置14_A (及主机16)可将信息传送于系统10与缓冲器12之间；在第二时段内，仅后端装置14_B (及非易失性存储器18)可将信息传送于系统10与缓冲器12之间；在第三时段内，仅中央处理单元14_C可将信息传送于系统10与缓冲器12之间。本实施例的时间周期可对应于一个或多个时间脉冲，但不限定于此。在另一实例中，每一时间周期被分为四个时段，其中第一时段分配给前端装置14_A，第二及第三时段分配给后端装置14_B，且第四时段分配给中央处理单元14_C。

　　[0040]图3示出图1的细节部分方块图。虽然图3例示有四个主装置14_1、14_2、14_3以及14_4 (或整体标示为14)，然而主装置的数目并不受限定。在本实施例中，分时缓冲存取系统(或简称为“系统”)10包括多个缓冲处理单元101 (图示四个缓冲处理单元)，其分别耦接至各主装置14。每一缓冲处理单元101的第一端可将信息独立传送到相应主装置(14_1、14_2、14_3或14_4)或从相应主装置(14_1、14_2、14_3或14_4)传送信息。每一缓冲处理单元101的第二端耦接到缓冲开关102。时段控制器103 (例如计数器)定义时段，在每一定义的时段内，缓冲开关102选择四个缓冲处理单元101的其中一个，使得信息仅能传送在所选择的缓冲处理单元101与缓冲器12之间。

　　[0041]如图3所示，每一缓冲处理单元101包含信息传送单元1011、传送开关1012及传送缓冲器1013。详而言之,信息传送单元1011在第一端通过握手(handshaking)汇流排105进行握手协商，以和相应主装置(14_1、14_2、14_3或14_4)建立通信通道104。在建立通信通道104之后，即可将信息传送于相应主装置(14_1、14_2、14_3或14_4)与信息传送单元1011之间。传送缓冲器1013可包括多个信息区块，其中一个信息区块被传送开关1012所选择，使得信息可经由传送开关1012而传送于传送缓冲器1013与信息传送单元1011之间。传送缓冲器1013在第二端经由传送汇流排106而耦接至缓冲开关102。当缓冲处理单元101被缓冲开关102所选择时，信息即可经由缓冲开关102而传送于相应传送缓冲器1013与缓冲器12之间。

　　[0042]在一实例中，通信通道104是32位通道，因此可同时传送32位信息。传送缓冲器101包括四个信息区块，每一信息区块具32位宽度，因而形成128位的传送缓冲器1013。由此，可经由缓冲开关102而同时传送128位信息于缓冲处理单元101与缓冲器12之间。图4例示信息传送时序图。如图4所示，主装置14不需等待其他主装置完成工作或释放存取权。当缓冲处理单元101未被缓冲开关102选到时，信息可暂存于相应的传送缓冲器1013。当缓冲处理单元101被缓冲开关102选到时，128位信息(其四倍于通信通道104的32位信息)即可经由缓冲开关102而传送于缓冲处理单元101与缓冲器12之间的传送汇流排106。举例而言，对于主装置I (14_1)而言，在每一个时段依序传送32位信息A、B、C及D到32位的通信通道104。包含有四个32位信息A、B、C及D的128位信息在所分配的时段O内被传送到128位的缓冲汇流排11 (其介于缓冲开关102与缓冲器12之间)。其他主装置14_2、14_3及14_4也依相同原则使用其相应时段以进行信息传送。一般来说，如果每一时间周期被分为N时段，则传送汇流排106 (或缓冲汇流排11)的信息宽度即为通信通道104的信息宽度的N倍。

　　1.一种分时缓冲器存取系统，用于在多个主装置之间管理缓冲器，该分时缓冲器存取系统包括: 多个缓冲处理单元，该多个缓冲处理单元分别耦接到所述主装置，每一所述缓冲处理单元的第一端用于将信息独立传送到相应所述主装置或从相应所述主装置传送信息； 缓冲开关，该缓冲开关耦接到所述缓冲处理单元的第二端；以及时段控制器，该时段控制器用于定义时段，所述缓冲开关在所定义的时段内选择所述缓冲处理单元的其中一个，使得信息仅在被选择的所述缓冲处理单元与所述缓冲器之间传送。

　　5.根据权利要求1所述的分时缓冲器存取系统，其中，所述缓冲处理单元包括: 信息传送单元， 该信息传送单元用于在所述第一端与相应所述主装置建立通信通道； 传送开关；以及 传送缓冲器，该传送缓冲器包括多个信息区块，其中一个所述信息区块被所述传送开关选择，使得信息经由该传送开关在该传送缓冲器与所述信息传送单元之间传送，所述传送缓冲器在所述第二端经由传送汇流排而耦接到所述缓冲开关。

　　8.一种存储器控制器，包括: 前端装置，该前端装置用于与主机进行通信； 后端装置，该后端装置用于与非易失性存储器进行通信； 中央处理单元；缓冲器，所述前端装置、所述后端装置以及所述中央处理单元可存取该缓冲器；以及分时缓冲器存取系统，该分时缓冲器存取系统用于同时将信息传送到所述前端装置、所述后端装置以及所述中央处理单元，或者从所述前端装置、所述后端装置以及所述中央处理单元传送信息；并且将专用时段分别分配给所述前端装置、所述后端装置以及所述中央处理单元，以将信息在所述分时缓冲器存取系统与所述缓冲器之间传送。

　　11.根据权利要求8所述的存储器控制器，其中，所述分时缓冲器存取系统包括: 多个缓冲处理单元，该多个缓冲处理单元分别耦接到所述前端装置、所述后端装置以及所述中央处理单元，每一个所述缓冲处理单元的第一端用于将信息独立传送到相应所述前端装置、所述后端装置或所述中央处理单元，或者从相应所述前端装置、所述后端装置或所述中央处理单元传送信息； 缓冲开关，该缓冲开关耦接到所述缓冲处理单元的第二端；以及 时段控制器，该时段控制器用于定义所述时段，所述缓冲开关在所述定义的时段内选择所述些缓冲处理单元的其中一个，使得信息仅在被选择的所述缓冲处理单元与所述缓冲器之间传送。

　　12.根据权利要求11所述的存储器控制器，其中，所述缓冲处理单元包括: 信息传送单元，该信息传送单元用于在所述第一端与相应所述前端装置、所述后端装置或所述中央处理单元建立通信通道； 传送开关；以及 传送缓冲器，该传送缓冲器包括多个信息区块，其中一个所述信息区块被所述传送开关所选择，使得信息经由所述传送开关在所述传送缓冲器与所述信息传送单元之间传送，所述传送缓冲器在所述第二端经由传送汇流排而耦接到所述缓冲开关。

　　1.计算机视觉 2.无线.计算机仿线.网络安全；物联网安全 、大数据安全 2.安全态势感知、舆情分析和控制 3.区块链及应用

　　信号复原电路、等待时间调整电路、存储器控制器、处理器、计算机、信号复原方法以及等 ...的制作方法

　　具有p沟道金属氧化物半导体传输门晶体管的鳍式场效应晶体管静态随机存取存储器器件的制造方法与工艺

　　在进行数据存取之前将数据从存储器中的有缺陷数据项重导向到冗余数据项，及相关系 ...的制作方法